|
|
| TBIL2024 | Sayısal Tasarım | 2+0+0 | AKTS:3 | | Yıl / Yarıyıl | Bahar Dönemi | | Ders Duzeyi | Ön Lisans | | Yazılım Şekli | Seçmeli | | Bölümü | BİLGİSAYAR TEKNOLOJİLERİ BÖLÜMÜ | | Ön Koşul | Yok | | Eğitim Sistemi | Yüz yüze , Uygulama | | Dersin Süresi | 14 hafta - haftada 2 saat teorik | | Öğretim Üyesi | Öğretim Görevlisi Fatih ÜÇÜNCÜ | | Diğer Öğretim Üyesi | | | Öğretim Dili | Türkçe | | Staj | Yok | | | | Dersin Amacı: | | Ardışıl senkron ve asenkron devrelerin tasarlanması ve analizinin nasıl gerçekleştirileceği, Fiziki olayların ardışıl veya kombinasyonel devrelerle nasıl ilişkilendirileceği, Temel bilgisayar donanım işlevlerinin tasarımı ve gerçeklenmesi |
| Öğrenim Kazanımları | PÖKK | ÖY | | Bu dersi başarı ile tamamlayan öğrenciler : | | | | ÖK - 1 : | darbe modlu ve seviye modlu asenkron devrelerde analiz ve tasarım becerisi kazanabilir. | 6 | 1, | | ÖK - 2 : | seviye modlu devrelerde yarış, risk problemlerini çözebilecek becerisi kazanabilir. | 6 | 1, | | ÖK - 3 : | flip-flop devre elemanlarıyla saatli ardışıl devre analizi ve tasarım bilgisi kazanabilir. | 6 | 1, | | ÖK - 4 : | analog ve sayısal dünya arasında iletişim gerçekleştirebilme becerisi kazanabilir. | 6 | 1, | | ÖK - 5 : | ROM ve PLD düzenekleriyle ardışıl devre tasarımında teoriksel becerisi kazanabilir. | 6 | 1, | | PÖKK :Program öğrenim kazanımlarına katkı, ÖY : Ölçme ve değerlendirme yöntemi (1: Yazılı Sınav, 2: Sözlü Sınav, 3: Ev Ödevi, 4: Laboratuvar Çalışması/Sınavı, 5: Seminer / Sunum, 6: Dönem Ödevi / Proje),ÖK : Öğrenim Kazanımı | | |
| Lojik kapıların elektriksel yapısı, Çok-çıkışlı mantık devreleri, ROM bellekler, Programlanabilir düzenekler PLA-PAL; Flip-floplar; Sayıcılar ve benzer ardışıl devreler; Saatli ardışıl devrelerin analizi; Durum grafik ve tablolarının elde edilmesi; Durum tablosunda durum atamalarının indirgenmesi; Ardışıl devre tasarımında MSI entegre devreleri; Programlanabilir Lojik Düzenekler ve ROM kullanılarak ardışıl devrelerin tasarımı. SM kartlarıyla durum mekanizması tasarımı; Darbe modlu asenkron devrlerin analizi ve tasarımı; Seviye modlu asenkron ardışıl devrelerin analizi, Seviye modlu devrelerde ilkel akış tablosu çıkarımı ve indirgemesi; Akış tablolarının durum atamaları ile gerçeklenmesi, Seviye modlu devrelerdeki riskler; Asenkron devre tasarımı, Analog ve sayısal ortam arasındaki arayüz. |
| |
| Haftalık Detaylı Ders Planı | | Hafta | Detaylı İçerik | Önerilen Kaynak | | Hafta 1 | Ayrık ve entegre lojik devre tasarımı
| | | Hafta 2 | Flip-Flops, Sayıcılar ve benzeri ardışıl devreler | | | Hafta 3 | Saatli ardışıl devrelerin analizi
| | | Hafta 4 | Durum grafik ve tablolarının çıkarımı | | | Hafta 5 | Durum tablolarının atamalarında indirgemeler | | | Hafta 6 | MSI entegre devreleri ile ardışıl devre tasarımı | | | Hafta 7 | Programlanabilir lojik düzenekleri ile ardışıl devre tasarımı | | | Hafta 8 | SM çizelgeleri ile durum makinası tasarımı | | | Hafta 9 | Ara sınav | | | Hafta 10 | Darbe modlu ardışıl devre analizi ve sentezi | | | Hafta 11 | Seviye modlu asenkron ardışıl devre analizi | | | Hafta 12 | İlkel akış tablolarının çıkarımı ve indirgemesi | | | Hafta 13 | Akış tablolarının durum atamaları ile gerçeklenmesi | | | Hafta 14 | Riskler | | | Hafta 15 | Analog dünya ile arayüz | | | Hafta 16 | Dönem sonu sınavı | | | |
| 1 | Mano, M.M.1994; Sayısal Tasarım, MEB yayınları, Ankara | | | |
| Ölçme Yöntemi | | Yöntem | Hafta | Tarih | Süre (Saat) | Katkı (%) | | Arasınav | 8 | | 1 | 50 | | Dönem sonu sınavı | 16 | | 1 | 50 | | |
| Öğrenci Çalışma Yükü | | İşlem adı | Haftalık süre (saat) | Hafta sayısı | Dönem toplamı | | Yüz yüze eğitim | 2 | 14 | 28 | | Sınıf dışı çalışma | 1 | 14 | 14 | | Arasınav için hazırlık | 1 | 8 | 8 | | Arasınav | 1 | 1 | 1 | | Ödev | 2 | 10 | 20 | | Dönem sonu sınavı için hazırlık | 1.5 | 6 | 9 | | Dönem sonu sınavı | 1 | 1 | 1 | | Diğer 1 | 1 | 1 | 1 | | Toplam Çalışma Yükü | | | 82 |
|