|
|
| BIL3017 | Donanım Tanımlama Dilleri | 3+0+0 | AKTS:4 | | Yıl / Yarıyıl | Güz Dönemi | | Ders Duzeyi | Lisans | | Yazılım Şekli | Seçmeli | | Bölümü | BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ | | Ön Koşul | Yok | | Eğitim Sistemi | Yüz yüze , Grup çalışması | | Dersin Süresi | 14 hafta - haftada 3 saat teorik | | Öğretim Üyesi | Doç. Dr. Sedat GÖRMÜŞ | | Diğer Öğretim Üyesi | | | Öğretim Dili | Türkçe | | Staj | Yok | | | | Dersin Amacı: | | 1. Bir Donanım Tanımlama dilini (VHDL) kullanarak tasarım becerisini geliştirmek, 2. Sonlu durum makina türlerini kavramak 3. Donanım Tanımlama dili kullanarak sayaç, kaydırma yazmacı gibi düzenli ardışıl devrelerin tasarlama ve geliştirme becerisini kazandırma 4. Eğitim amaçlı gömülü sistem tezgahlarının kullanımını sağlamak. |
| Öğrenim Kazanımları | PÖKK | ÖY | | Bu dersi başarı ile tamamlayan öğrenciler : | | | | ÖK - 1 : | Gömülü Sistem Yapısını ve Kullanım Yerlerini Öğrenir | 2,3,4,12 | | | ÖK - 2 : | Alanında bilimsel araştırma yaparak bilgiye genişlemesine ve derinlemesine ulaşır, bilgiyi değerlendirir, yorumlar ve uygular. | 2,3,4,12 | | | ÖK - 3 : | Mesleğinin yeni ve gelişmekte olan uygulamalarının farkındadır, ihtiyaç duyduğunda bunları inceler ve öğrenir. | 2,3,4,12 | | | ÖK - 4 : | Alanı ile ilgili problemleri tanımlar ve formüle eder, çözmek için yöntem geliştirir ve çözümlerde yenilikçi yöntemler uygular. | 2,3,4,12 | | | PÖKK :Program öğrenim kazanımlarına katkı, ÖY : Ölçme ve değerlendirme yöntemi (1: Yazılı Sınav, 2: Sözlü Sınav, 3: Ev Ödevi, 4: Laboratuvar Çalışması/Sınavı, 5: Seminer / Sunum, 6: Dönem Ödevi / Proje),ÖK : Öğrenim Kazanımı | | |
| Gömülü sistem teknolojileri. VHDL donanım tanımlama dilinin özellikleri, birleşimsel ve ardışık devreler için modellerin geliştirilmesi ve test edilmesi. Mantık seviyesi ve yüksek seviyede sentez. Birleşimsel ve ardışık devrelerin sentezi. Programlanır mantık ve depolama cihazları. Aritmatik-mantık devrelerinin tasarlanması ve FPGA eğitim kartında test edilmesi. |
| |
| Haftalık Detaylı Ders Planı | | Hafta | Detaylı İçerik | Önerilen Kaynak | | Hafta 1 | Ders tanıtımı, tarihi bakış, sayısal ürünler ve modern hayata etkileri | | | Hafta 2 | VHDL donanım tanımlama diline giriş | | | Hafta 3 | VHDL donanım tanımlama dilinde birleşimsel devrelerin tasarımı | | | Hafta 4 | Donanım tanımlama dilinde bir bitlik ve 4 bitlik toplayıcı devre tasarımı | | | Hafta 5 | VHDL dilinde tasarlanan devrelerin test edilmesi | | | Hafta 6 | Donanım tanımlama dilinde ardışık devrelerin tasarımı | | | Hafta 7 | Donanım tanımlama dilinde sayıcı tasarımı | | | Hafta 8 | VHDL dilinde sonlu durum makinaları | | | Hafta 9 | Ara sınav | | | Hafta 10 | Moore tipi ve Mealy tipi sonlu durum makinelerinin tasarımı | | | Hafta 11 | VHDL dilinde komponent oluşturma | | | Hafta 12 | Xilinx Spartan başlangıç ünitesinin giriş çıkış modüllerinin kullanılması | | | Hafta 13 | Spartan başlangıç ünitesiyle toplama devresini test etmek | | | Hafta 14 | Eğitim ünitesiyle sayıcı modülünü test etmek | | | Hafta 15 | Dönem sonu sınavı | | | |
| 1 | Zwolinski, Mark, Digital system design with VHDL, Prentice Hall, 2003: 2nd ed. | | | |
| 1 | Perry, Douglas L. , VHDL: programming by example, McGraw-Hill, 2002 : 4th ed. | | | |
| Ölçme Yöntemi | | Yöntem | Hafta | Tarih | Süre (Saat) | Katkı (%) | | Arasınav | 9 | | 120 | 25 | | Kısa sınav | 6 | | 15 | 10 | | Proje | 12 | | | 15 | | Dönem sonu sınavı | 15 | | 120 | 50 | | |
| Öğrenci Çalışma Yükü | | İşlem adı | Haftalık süre (saat) | Hafta sayısı | Dönem toplamı | | Yüz yüze eğitim | 3 | 14 | 42 | | Sınıf dışı çalışma | 2 | 9 | 18 | | Arasınav | 2 | 1 | 2 | | Uygulama | 1 | 3 | 3 | | Proje | 2 | 12 | 24 | | Dönem sonu sınavı | 2 | 14 | 28 | | Toplam Çalışma Yükü | | | 117 |
|