|
|
| BIL3017 | Donanım Tanımlama Dilleri | 3+0+0 | AKTS:4 | | Yıl / Yarıyıl | Güz Dönemi | | Ders Duzeyi | Lisans | | Yazılım Şekli | Seçmeli | | Bölümü | BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ | | Ön Koşul | Yok | | Eğitim Sistemi | | | Dersin Süresi | 14 hafta - haftada 3 saat teorik | | Öğretim Üyesi | Dr. Öğr. Üyesi Şeyma AYMAZ | | Diğer Öğretim Üyesi | | | Öğretim Dili | Türkçe | | Staj | Yok | | | | Dersin Amacı: | |
| Öğrenim Kazanımları | PÖKK | ÖY | | Bu dersi başarı ile tamamlayan öğrenciler : | | | | ÖK - 1 : | Gömülü Sistem Yapısını ve Kullanım Yerlerini Öğrenir | 1.3 - 2.1 - 4.1 | | | ÖK - 2 : | Alanında bilimsel araştırma yaparak bilgiye genişlemesine ve derinlemesine ulaşır, bilgiyi değerlendirir, yorumlar ve uygular. | 1.3 - 2.1 - 3.1 - 4.1 | | | ÖK - 3 : | Mesleğinin yeni ve gelişmekte olan uygulamalarının farkındadır, ihtiyaç duyduğunda bunları inceler ve öğrenir. | 1.3 - 2.1 - 2.2 - 3.1 | | | ÖK - 4 : | Alanı ile ilgili problemleri tanımlar ve formüle eder, çözmek için yöntem geliştirir ve çözümlerde yenilikçi yöntemler uygular. | 1.3 - 2.1 - 3.1 - 4.1 | | | PÖKK :Program öğrenim kazanımlarına katkı, ÖY : Ölçme ve değerlendirme yöntemi (1: Yazılı Sınav, 2: Sözlü Sınav, 3: Ev Ödevi, 4: Laboratuvar Çalışması/Sınavı, 5: Seminer / Sunum, 6: Dönem Ödevi / Proje),ÖK : Öğrenim Kazanımı | | |
| Haftalık Detaylı Ders Planı | | Hafta | Detaylı İçerik | Önerilen Kaynak | | Hafta 1 | Giriş | | | Hafta 2 | Ders tanıtımı, tarihi bakış, sayısal ürünler ve modern hayata etkileri | | | Hafta 3 | VHDL donanım tanımlama diline giriş | | | Hafta 4 | VHDL donanım tanımlama dilinde birleşimsel devrelerin tasarımı | | | Hafta 5 | Donanım tanımlama dilinde bir bitlik ve 4 bitlik toplayıcı devre tasarımı | | | Hafta 6 | VHDL dilinde tasarlanan devrelerin test edilmesi | | | Hafta 7 | Donanım tanımlama dilinde ardışık devrelerin tasarımı | | | Hafta 8 | Donanım tanımlama dilinde sayıcı tasarımı | | | Hafta 9 | Ara sınav | | | Hafta 10 | VHDL dilinde sonlu durum makinaları | | | Hafta 11 | Moore tipi ve Mealy tipi sonlu durum makinelerinin tasarımı | | | Hafta 12 | VHDL dilinde komponent oluşturma | | | Hafta 13 | Xilinx Spartan başlangıç ünitesinin giriş çıkış modüllerinin kullanılması | | | Hafta 14 | Spartan başlangıç ünitesiyle toplama devresini test etmek | | | Hafta 15 | Eğitim ünitesiyle sayıcı modülünü test etmek | | | Hafta 16 | Dönem sonu sınavı | | | |
| 1 | Zwolinski, Mark, Digital system design with VHDL, Prentice Hall, 2003: 2nd ed. | | | |
| 1 | Perry, Douglas L. , VHDL: programming by example, McGraw-Hill, 2002 : 4th ed. | | | |
| Ölçme Yöntemi | | Yöntem | Hafta | Tarih | Süre (Saat) | Katkı (%) | | Arasınav | 9 | | 2 | 30 | | Proje | 14 | | 2 | 20 | | Dönem sonu sınavı | 16 | | 2 | 50 | | |
| Öğrenci Çalışma Yükü | | İşlem adı | Haftalık süre (saat) | Hafta sayısı | Dönem toplamı | | Yüz yüze eğitim | 3 | 14 | 42 | | Sınıf dışı çalışma | 2 | 9 | 18 | | Arasınav | 2 | 1 | 2 | | Uygulama | 1 | 3 | 3 | | Proje | 2 | 12 | 24 | | Dönem sonu sınavı | 2 | 14 | 28 | | Toplam Çalışma Yükü | | | 117 |
|